💾 NAND

NAND ECC 고급

NAND ECC 고급 기술 분석

LDPC · BCH · 코딩 이론 · 소프트/하드 디코딩 · 온다이 ECC · ECC 강도 비교

NAND 플래시의 신뢰성은 에러 정정 코드(ECC) 기술에 크게 의존합니다. SLC 시대의 BCH에서 TLC/QLC 시대의 LDPC로 진화하면서, ECC는 단순한 비트 교정 도구에서 정교한 코딩 이론 기반 시스템으로 발전했습니다. 본 문서는 LDPC와 BCH의 이론적 배경, 소프트/하드 디코딩 메커니즘, ECC 강도 선택 기준, 온다이 ECC와 호스트 ECC의 계층 구조를 분석합니다.

NAND 셀의 물리적 한계는 고정되어 있지만, ECC 기술은 끊임없이 발전하고 있습니다. 3D NAND가 200층을 넘어가면서 셀 간 간섭과 열화가 심해지고, QLC는 전압 레벨 간격이 극도로 좁아졌습니다. 이러한 환경에서 ECC는 더 이상 선택이 아니라 필수이며, 최적의 ECC 강도와 디코딩 전략은 SSD의 수명과 성능을 직접적으로 결정합니다.

1. 핵심 개념

1.1 ECC 코드 분류

ECC는 구조와 디코딩 방식에 따라 크게 두 가지 계통으로 나뉩니다.

구분	BCH	LDPC
기반 이론	Galois 체 다항식	희소 패리티 체크 행렬
코드 구조	순환 코드	선형 블록 코드
정정 능력	t비트 (설계 시 결정)	반복 디코딩으로 점진적 정정
디코딩 방식	대수적 디코딩 (Peterson)	신뢰도 전파 (Belief Propagation)
복잡도	O(n·t²)	O(n·iter)
주요 활용	SLC, MLC, 범용	TLC, QLC, 고밀도 NAND

그림 1. ECC 코드 분류와 NAND 세대별 적용

1.2 코드 이론 기본 개념

개념	의미	ECC에서의 역할
코드율 (Code Rate)	k/n (정보 비트 / 총 비트)	오버헤드와 정정 능력의 트레이드오프
최소 거리 (Minimum Distance)	가장 가까운 두 코드워드 간 거리	정정 능력 결정: t = ⌊(d-1)/2⌋
패리티 체크 행렬 (H)	H·cᵀ = 0을 만족하는 행렬	디코딩 시 오류 감지
코딩 이득 (Coding Gain)	ECC 적용 후 필요한 Eb/No 감소량	동일 BER에서의 전력 절약

1.3 BCH 코드 상세

BCH(Bose-Chaudhuri-Hocquenghem)는 Galois 체 GF(2^m) 위의 다항식으로 정의되는 순환 코드입니다.

BCH 코드 생성 과정:
1. 원시 요소 α ∈ GF(2^m) 선택
2. 최소 다항식 m_i(x) 계산 (i = 1, 2, ..., 2t)
3. 생성 다항식 g(x) = lcm(m_1(x), ..., m_{2t}(x)) 계산
4. 코드 길이 n = 2^m - 1, 정보 비트 k = n - deg(g(x))

BCH 정정 능력:

생성 다항식 차수	코드 (n, k)	정정 능력	패리티 비트
4	(15, 11)	1비트	4
8	(15, 7)	2비트	8
10	(15, 5)	3비트	10
14	(15, 1)	7비트	14

BCH는 설계 시 정확한 정정 능력을 보장하지만, TLC/QLC의 높은 오류율을 감당하기 위해서는 패리티 비트 비율이 비현실적으로 높아집니다.

1.4 LDPC 코드 상세

LDPC(Low-Density Parity-Check)는 Robert Gallager가 1960년에 제안한 코드로, 1990년대에 재발견되어 현대 통신과 스토리지의 표준이 되었습니다.

LDPC 코드 구조:
- 패리티 체크 행렬 H: 희소(sparse) 행렬, 각 행은 하나의 패리티 체크
- 변수 노드 (Variable Node): 코드워드의 각 비트
- 체크 노드 (Check Node): 패리티 체크 제약조건
- Tanner 그래프: 변수 노드와 체크 노드를 연결하는 이분 그래프

LDPC 코드 특성:

특성	설명
희소성	H 행렬의 대부분의 요소가 0
반복 디코딩	신뢰도 전파(Belief Propagation) 알고리즘
소프트 디코딩	비트의 신뢰도(likelihood)를 활용
블록 길이	보통 1000~64800 비트
코드율	0.5~0.95 범위

그림 2. LDPC Tanner 그래프와 메시지 패싱 흐름

2. 소프트/하드 디코딩

2.1 하드 디코딩

하드 디코딩은 각 비트를 0 또는 1로 확정한 후 디코딩합니다.

동작 과정:
1. NAND에서 페이지 읽기 수행
2. 각 셀의 전압을 기준 전압과 비교하여 0/1 확정
3. 확정된 비트에 대해 BCH 또는 LDPC 하드 디코딩 적용
4. 오류 정정 완료

장점: 빠른 속도, 낮은 복잡도
한계: 신뢰도 정보 손실, 정정 능력 제한

2.2 소프트 디코딩

소프트 디코딩은 각 비트의 신뢰도(likelihood ratio)를 계산하여 디코딩합니다.

동작 과정:
1. NAND에서 여러 전압 레벨로 셀 감지(sensing)
2. 각 비트의 신뢰도 LLR = log(P(0)/P(1)) 계산
3. LLR을 LDPC 디코더에 입력하여 반복 디코딩
4. 수렴 시 디코딩 완료

장점: 1~2dB 코딩 이득, 높은 정정 능력
한계: 높은 복잡도, 느린 속도

2.3 단계적 디코딩 전략

실제 SSD 컨트롤러는 성능과 신뢰성 사이의 균형을 위해 단계적 전략을 사용합니다.

그림 3. SSD 컨트롤러의 단계적 디코딩 흐름

단계	동작	지연 시간	정정 능력
1단계	하드 디코딩 (BCH/LDPC)	최소	낮음
2단계	LDPC 소프트 디코딩 (반복 횟수 증가)	중간	중간
3단계	Read Retry + 소프트 디코딩	높음	높음
4단계	Read Reclaim (데이터 마이그레이션)	최대	최대

이 전략은 정상 페이지에는 빠른 읽기를 보장하고, 열화된 페이지에만 높은 연산 비용을 집중하여 전체 SSD 성능을 최적화합니다.

2.4 소프트 디코딩 알고리즘

Sum-Product 알고리즘 (Belief Propagation):
- 체크 노드에서 변수 노드로 메시지 전달
- 변수 노드에서 체크 노드로 메시지 전달
- 반복하여 수렴 또는 최대 반복 횟수 도달

Min-Sum 알고리즘:
- Sum-Product의 근사 버전
- 곱셈 대신 최소값 연산 사용
- 복잡도 감소, 약간의 성능 손실

알고리즘	복잡도	성능	적용
Sum-Product	O(d_c · log(d_v))	최고	고성능 SSD
Min-Sum	O(d_c)	우수	범용 SSD
Normalized Min-Sum	O(d_c)	우수	보정된 Min-Sum

3. ECC 강도 비교

3.1 NAND 세대별 ECC 요구사항

NAND 세대	셀당 비트	RBER	ECC 요구사항	코드율
SLC	1	10^-6	BCH 4bit/512B	0.992
MLC	2	10^-5	BCH 24bit/512B	0.953
TLC	3	10^-4	LDPC 60bit/1KB	0.941
QLC	4	10^-3	LDPC 100bit/1KB	0.907
3D TLC	3	10^-3	LDPC 120bit/1KB	0.906
3D QLC	4	10^-2	LDPC 240bit/1KB	0.807

3.2 ECC 강도와 코드율 트레이드오프

ECC를 강화하면 정정 능력이 높아지지만, 패리티 비트 비율이 증가하여 유효 저장 용량이 줄어듭니다.

코드율 = 정보 비트 / (정보 비트 + 패리티 비트)

ECC 강도	코드율	정정 능력	저장 효율
BCH 4bit/512B	99.2%	낮음	높음
BCH 24bit/512B	95.3%	중간	중간
LDPC 60bit/1KB	94.1%	높음	중간
LDPC 120bit/1KB	90.6%	매우 높음	낮음
LDPC 240bit/1KB	80.7%	최고	매우 낮음

3.3 코드율과 ECC 선택 기준

기준	BCH 선호	LDPC 선호
NAND 세대	SLC, MLC	TLC, QLC, 3D NAND
RBER	낮음 (< 10^-5)	높음 (> 10^-4)
지연 시간	민감	덜 민감
전력 소모	제한적	여유 있음
비용	저가 SSD	고성능/엔터프라이즈 SSD

4. 온다이 ECC vs 호스트 ECC

4.1 계층적 ECC 구조

최신 3D NAND는 다이 내부 ECC와 호스트 컨트롤러 ECC를 결합한 계층적 구조를 사용합니다.

그림 4. 온다이 ECC와 호스트 ECC 계층 구조

4.2 온다이 ECC

온다이 ECC는 NAND 다이 내부에서 1차 오류 정정을 수행합니다.

특성	설명
위치	NAND 다이 내부
대상	페이지 단위 비트 오류
지연	매우 낮음 (< 1μs)
정정 능력	낮음 (BCH 수준)
목적	호스트 ECC 부하 감소

4.3 호스트 ECC

호스트 ECC는 SSD 컨트롤러에서 2차 오류 정정을 수행합니다.

특성	설명
위치	SSD 컨트롤러
대상	온다이 ECC를 통과한 잔여 오류
지연	중간 (~ 10μs)
정정 능력	높음 (LDPC 수준)
목적	최종 데이터 보호

4.4 RAID-like 보호

SSD 컨트롤러는 여러 NAND 다이에 걸쳐 RAID와 유사한 패리티 보호를 적용할 수 있습니다.

보호 레벨	설명	보호 범위	비용
온다이 ECC	다이 내부 1차 ECC	페이지 비트 오류	낮음
호스트 ECC	컨트롤러 2차 ECC	페이지 비트 오류	중간
RAID-like	다이 간 패리티	다이 단위 장애	높음

RAID-like 보호는 특정 NAND 다이가 완전히 고장나더라도 패리티 정보로 데이터를 복구할 수 있어, enterprise SSD에서 널리 사용됩니다.

5. 동작 원리: LDPC 디코딩 파이프라인

5.1 LDPC 인코딩

LDPC 인코딩은 정보 비트를 코드워드로 변환하는 과정입니다.

정보 비트 벡터 s (길이 k) 입력
생성 행렬 G와 곱셈: c = s · G
코드워드 c (길이 n) 출력
H · cᵀ = 0 만족 확인

실제 구현에서는 순환 구조를 활용하여 인코딩 복잡도를 O(n)으로 줄입니다.

5.2 LDPC 디코딩 흐름

그림 5. LDPC 반복 디코딩 흐름

단계별 동작:

단계	동작	설명
1	초기 LLR 계산	NAND 읽기 결과에서 비트별 신뢰도 계산
2	변수 노드 업데이트	수신 LLR과 체크 노드 메시지를 결합
3	체크 노드 업데이트	변수 노드 메시지를 이용해 패리티 체크 계산
4	하드 디cision	현재 추정치로 codeword 결정
5	패리티 체크	H · cᵀ = 0 확인
6	반복 또는 종료	수렴 시 종료, 미수렴 시 2단계로 복귀

5.3 반복 횟수와 성능

반복 횟수	정정 능력	지연 시간	전력 소모
1	낮음	최소	최소
5	중간	중간	중간
10	높음	높음	높음
20	매우 높음	매우 높음	매우 높음

SSD 컨트롤러는 읽기 에러율에 따라 반복 횟수를 동적으로 조정합니다. 정상 블록은 1~3회 반복으로 디코딩되고, 열화된 블록은 10~20회 반복이 필요할 수 있습니다.

6. 장단점

장점

LDPC 소프트 디코딩은 낮은 RBER에서도 높은 정정 능력 제공
단계적 디코딩 전략은 성능과 신뢰성의 균형 달성
온다이 ECC + 호스트 ECC 계층 구조는 시스템 전체 신뢰성 향상
RAID-like 보호는 다이 장애로부터 데이터 보호
코드율 최적화를 통해 저장 효율 극대화 가능

한계

소프트 디코딩은 높은 지연 시간과 전력 소모 유발
LDPC 디코딩 복잡도는 하드웨어 비용 증가
온다이 ECC는 추가 다이 면적 필요
RAID-like 보호는 패리티 계산 오버헤드와 WAF 증가
3D NAND 고층화는 ECC 강도를 지속적으로 증가시키는 요인

7. 관련 기술

NAND 에러 관리: ECC, Bad Block Management, Read Disturb/Data Retention 대응
NAND Flash Internals: 플로팅 게이트/charge trap, Vth, Program/Erase 물리
QLC/TLC/MLC 비교: 셀당 비트 수에 따른 특성 비교
ECC Error Correction: BCH, LDPC와 비트 오류 정정 이론
NAND 소자 물리: FN 터널링, ISPP, Vth 분포, 열화 메커니즘
SSD Internal Parallelism: 채널/다이/플레인 병렬성

참고 문헌

Robert G. Gallager. "Low-Density Parity-Check Codes." MIT Press, 1963.
David J. C. MacKay and Radford M. Neal. "Near Shannon Limit Performance of Low Density Parity Check Codes." Electronics Letters, 1996.
Tom Richardson and Rudiger Urbanke. "Modern Coding Theory." Cambridge University Press, 2008.
Samsung Electronics. "NAND Flash Memory: Technology and Applications." 2023.
Western Digital. "3D NAND Technology: From 64-Layers to 200+." 2023.
Intel. "QLC NAND: The Future of Flash Storage." 2022.
JEDEC. "JESD230: NAND Flash Interface Standard." 2022.
Jack Tsai. "Error Correction Codes for Flash Memories." 2021.
Kai Zhao et al. "LDPC-in-SSD: Making Advanced Error Correction Codes Work Effectively in Solid State Drives." FAST'13, 2013.
Yu Cai et al. "Error Patterns in MLC NAND Flash Memory: Measurement, Characterization, and Analysis." DATE 2012.

8. 핵심 정리

NAND ECC 고급 기술은 BCH에서 LDPC로, 하드 디코딩에서 소프트 디코딩으로 진화하면서 TLC/QLC 같은 고밀도 NAND도 신뢰성 있게 사용할 수 있게 되었습니다. LDPC의 반복 디코딩과 소프트 디코딩은 낮은 RBER에서도 강력한 정정 능력을 제공하지만, 복잡도와 지연 시간의 대가를 수반합니다. 온다이 ECC와 호스트 ECC의 계층 구조는 시스템 전체의 신뢰성을 높이고, RAID-like 보호는 다이 장애로부터 데이터를 보호합니다. 최적의 ECC 강도와 디코딩 전략은 NAND 세대, 워크로드, 비용 제약에 따라 달라지며, SSD 컨트롤러의 펌웨어 품질에 의해 결정됩니다.