MR-MUF vs TC-NCF 비교

개요

HBM은 여러 DRAM 다이를 TSV로 수직 적층하므로, 세대가 올라갈수록 다이 두께·칩 간 간격·열 경로를 동시에 줄여야 합니다. 이때 다이를 전기적으로 연결하고 빈 공간을 보호 재료로 채우는 패키징 공정이 적층 높이, 열 저항, 휨(warpage), 수율을 좌우합니다. TC-NCF는 칩 사이에 필름을 넣고 층별로 열과 압력을 가하는 방식이며, MR-MUF는 적층된 칩의 범프를 일괄 reflow한 뒤 액상 EMC를 충진·경화하는 방식입니다.

두 기술은 단순한 신구 세대의 우열 관계가 아닙니다. TC-NCF는 얇고 정밀한 칩 간 간격과 층별 압착 제어에 강점이 있고, MR-MUF는 EMC와 열 더미 범프를 활용해 열 방출과 대량 적층 생산성을 개선하는 방향으로 발전했습니다. 공개 자료의 수율·열 수치는 서로 다른 제품과 시험 조건에서 나온 제조사 발표이므로, 이 문서는 특정 업체의 수치를 일반적인 우열로 확대하지 않고 공정이 만드는 설계 공간을 비교합니다.

그림 1. MR-MUF의 일괄 접속·EMC 충진과 TC-NCF의 층별 필름 압착을 단순화한 구조도. 실제 HBM 제품의 범프 배열, 로직 다이, TSV 및 패키지 stack-up은 제품별로 다릅니다.

핵심 개념

HBM 패키징에서의 역할

HBM 패키지는 DRAM die stack, 하부 logic die, TSV, micro-bump, interposer 또는 package substrate가 함께 동작하는 시스템입니다. 패키징 재료는 전기적 접속만 만드는 것이 아니라 다음 세 가지 경로를 함께 결정합니다.

• 열 경로: DRAM 다이에서 interposer·heat spreader로 열을 전달하는 경로와 열 저항
• 기계적 경로: 얇은 다이와 범프에 걸리는 압력·수축 응력·열팽창 차이
• 제조 경로: 적층 순서, 충진·경화 시간, 검사 가능성, 불량이 다음 공정으로 전파되는 방식

HBM2 이후에는 더 많은 다이를 같은 패키지 높이에 넣어야 하므로, die thinning만으로는 충분하지 않습니다. 얇아진 다이는 쉽게 휘고, 좁아진 칩 간 간격은 필름 또는 underfill의 빈틈(void) 없는 충진과 범프 접속을 어렵게 합니다. 동시에 동작 전력과 적층 열 밀도는 올라가므로, 패키징 재료의 열전도 특성이 메모리 성능·신뢰성의 일부가 됩니다.

TC-NCF: Thermal Compression Non-Conductive Film

TC-NCF는 칩 사이에 비전도성 필름(NCF)을 배치하고 열과 압력을 가해 필름을 연화·접착시키면서 범프를 접속하는 공정입니다. SK hynix는 HBM2까지 업계 표준 공정으로 TC-NCF를 사용했다고 설명하며, 필름을 각 칩 적층 단계에 적용하는 구조로 MR-MUF와 구분합니다.

TC-NCF는 필름 두께와 압착 조건을 층별로 제어하기 쉽고, 좁은 die-to-die gap을 일정하게 유지하는 데 적합합니다. 삼성전자는 HBM3E 12H에서 advanced TC-NCF의 NCF를 7 µm까지 줄이고 층간 void를 제거했으며, 신호 영역에는 작은 범프를, 열 방출이 필요한 영역에는 큰 범프를 배치했다고 발표했습니다. 이 사례는 TC-NCF가 단순한 필름 접착을 넘어 필름 두께, 범프 크기, 압착 조건을 함께 최적화하는 기술임을 보여줍니다.

MR-MUF: Mass Reflow-Molded Underfill

MR-MUF는 적층된 칩의 범프를 mass reflow로 한 번에 접속한 뒤, 칩 사이의 공간과 범프 사이를 액상 EMC(Epoxy Molding Compound)로 채우고 경화하는 공정입니다. EMC는 전기적으로 절연하면서 칩을 습기·열·충격으로부터 보호하고, 높은 열전도 재료를 사용하면 칩 사이의 열 전달을 보조합니다.

SK hynix가 공개한 MR-MUF의 핵심은 다음과 같습니다.

• 수직 적층 칩을 한 번에 가열·접속하므로 층별 필름 적용보다 공정 효율을 높일 수 있습니다.
• 열을 전달하는 thermal dummy bump를 TC-NCF 대비 최대 4배까지 늘릴 수 있다고 설명합니다.
• EMC가 칩 사이를 채워 기계적 보호와 환경 신뢰성을 보조합니다.
• 12-layer HBM3에서는 더 얇아진 다이의 휨을 줄이기 위해 Advanced MR-MUF, 순간 고열을 이용한 chip control, 개선된 EMC를 함께 적용했습니다.

MR-MUF의 mass reflow와 molded underfill은 서로 다른 기능입니다. 전자는 범프의 금속 접속을 만드는 열 공정이고, 후자는 접속 후 칩 사이의 빈 공간을 EMC로 채워 보호·열·기계 특성을 형성하는 공정입니다.

비교할 때 분리해야 하는 수치

제조사 자료의 "열 방출 개선"은 기준 제품, EMC 재료, 다이 두께, 적층 수, 측정 위치가 다르면 직접 비교할 수 없습니다. 예를 들어 SK hynix는 HBM2E가 HBM2 대비 36% 개선되었다고 설명하고, 12-layer HBM3의 Advanced MR-MUF는 원래 공정 대비 생산성 약 3배와 열 방출 약 2.5배 개선을 제시합니다. 또 HBM3E는 8-layer HBM3 대비 열 방출 10% 개선으로 설명됩니다. 이 숫자들은 서로 다른 비교 기준이므로 MR-MUF가 TC-NCF보다 항상 x배 좋다는 결론으로 합치면 안 됩니다.

비교/분석

제조사 공개 사례의 해석

삼성전자는 2024년 HBM3E 12H에 advanced TC-NCF를 적용해 8H와 같은 높이에서 36 GB와 최대 1,280 GB/s를 달성했다고 발표했습니다. 7 µm NCF, 층간 void 제거, 수직 밀도 20% 이상 향상, 신호용·열 방출용 범프 크기 분리는 TC-NCF 계열이 높은 적층에서 여전히 유효한 최적화 경로임을 보여줍니다.

SK hynix는 MR-MUF를 HBM2E부터 적용했으며, 12-layer HBM3에서는 40% 얇아진 다이와 13% 좁아진 gap에 대응하기 위해 Advanced MR-MUF를 사용했다고 설명합니다. 2024년 자료에서는 HBM3E의 열 방출이 8-layer HBM3보다 10% 개선되었다고 밝혔습니다. 이 역시 MR-MUF의 공정 선택과 재료 개선이 특정 제품 세대에서 구현된 결과이며, TC-NCF 전체 제품군의 측정값과 같은 조건의 대결 결과는 아닙니다.

동작 원리

MR-MUF 공정 흐름

그림 2. 두 공정의 대표 흐름과 공정별로 집중되는 열·기계·제조 병목. 실제 순서와 장비 조건은 제조사·제품별로 달라질 수 있습니다.

1. 다이 준비: TSV와 범프가 형성된 DRAM 다이를 얇게 만들고 Known Good Die 검사 및 적층 정렬을 수행합니다.
2. 적층과 chip control: 여러 다이를 정렬해 쌓습니다. Advanced MR-MUF에서는 순간적으로 높은 열을 가해 범프를 균일하게 접속하고 얇은 다이가 휘는 것을 제어합니다.
3. Mass reflow: 전체 stack의 범프를 녹여 die-to-die 전기 접속을 만듭니다. 일반적인 개념도에서는 같은 열 공정에서 여러 층의 접속을 처리하는 것이 TC-NCF의 층별 반복과의 차이입니다.
4. EMC 충진: 액상 EMC를 칩 사이와 범프 gap에 주입하고 압력을 가해 좁은 틈을 채웁니다. SK hynix는 12-layer HBM3 개발에서 70 tons 압력을 사용한 사례를 공개했지만, 이 수치를 모든 MR-MUF 제품의 공정 조건으로 일반화할 수는 없습니다.
5. 경화·검사: EMC를 경화해 보호층을 만들고, X-ray·전기 검사·열/신뢰성 시험으로 void, 접속 불량, 휨과 delamination을 확인합니다.

TC-NCF 공정 흐름

1. 필름 배치: 하부 칩 위에 NCF를 배치하고 칩의 범프·패드와 정렬합니다.
2. 열압착 접속: 다음 칩을 올린 뒤 열과 압력을 가해 NCF를 연화·접착하고 범프를 접속합니다.
3. 반복 적층: 다음 칩마다 필름 배치와 압착을 반복합니다. 각 층의 압력·온도·시간이 gap 높이와 접속 균일도에 영향을 줍니다.
4. 박막·범프 최적화: 높은 stack에서는 NCF 두께를 줄여 전체 높이를 맞추고, 전기 신호와 열 방출 요구에 맞춰 범프 크기와 위치를 분리 설계할 수 있습니다.
5. 검사: 층별 접속 상태, void, warpage, delamination, 전기적 continuity와 열 특성을 확인합니다. 앞 단계의 불량이 이미 적층된 이후 발견되면 재작업 가능성이 제한됩니다.

공통된 품질·열 설계 루프

두 방식 모두 공정 자체만으로 HBM의 열 문제를 끝내지 못합니다. die thickness, TSV·bump 배열, logic die와 interposer의 열 저항, top-side heat spreader, GPU hotspot, 동작 전력과 냉각 조건을 package-level thermal model로 함께 평가해야 합니다. 제조사는 test vehicle과 신뢰성 시험을 통해 재료·압력·온도 조건을 반복 최적화하며, 최종 유효 대역폭은 패키징 방식이 아니라 HBM 인터페이스와 시스템 컨트롤러 조건까지 포함해 판단해야 합니다.

장단점

MR-MUF의 장점

• 적층 칩의 범프 접속을 mass reflow로 처리해 층별 필름 공정 반복을 줄일 수 있습니다.
• EMC 충진층과 high-thermal-conductivity 재료를 사용해 칩 사이의 열·기계 경로를 설계할 수 있습니다.
• thermal dummy bump를 늘려 열을 분산시키는 레이아웃 자유도가 있습니다.
• Advanced MR-MUF는 얇은 die, 좁은 gap, warpage를 동시에 다루도록 chip control과 개선 EMC를 결합합니다.
• SK hynix의 공개 사례처럼 HBM2E 이후 다층 제품의 생산성·열 방출 개선을 제품 로드맵과 함께 최적화할 수 있습니다.

MR-MUF의 한계

• 액상 EMC를 좁은 gap에 void 없이 채우려면 재료 점도, 주입, 압력, 경화와 휨을 정밀하게 제어해야 합니다.
• 일괄 접속은 공정 효율이 높을 수 있지만, 한 번의 조건 편차가 여러 층에 영향을 줄 위험이 있습니다.
• EMC 열전도율이 높아도 칩·범프·interposer·heat spreader 전체 열 저항이 지배하면 패키지 온도 개선이 제한됩니다.
• chip control과 높은 압력·열 조건은 얇은 die, 패드, 범프의 기계적 손상을 별도로 검증해야 합니다.

TC-NCF의 장점

• 필름 두께와 층별 열압착 조건을 이용해 좁은 die-to-die gap과 패키지 높이를 정밀하게 조절할 수 있습니다.
• NCF가 접착·절연층을 동시에 제공해 구조가 명확하고, 박막화와 bump zoning을 통해 열·전기 요구를 분리 설계할 수 있습니다.
• 삼성전자의 HBM3E 12H 사례처럼 12-layer stack에서 void 제거, 7 µm NCF, 같은 높이 유지와 높은 수직 밀도를 목표로 최적화할 수 있습니다.
• 제조사가 층별 조건과 범프 형상을 세밀하게 조정할 수 있어 특정 stack 높이와 제품 수율에 맞춘 공정 창을 만들 수 있습니다.

TC-NCF의 한계

• 칩을 추가할 때마다 필름 배치와 열압착을 반복하므로 stack 높이가 늘수록 공정 시간과 정렬 관리 부담이 커질 수 있습니다.
• 압력·열·재료 수축의 누적이 얇은 die 휨과 범프 접속 균일도에 영향을 줍니다.
• NCF를 지나가는 열 경로는 필름 물성과 두께에 제한되므로 열 방출용 범프와 패키지 냉각 설계를 함께 최적화해야 합니다.
• 7 µm와 같은 공개 수치는 특정 제품의 advanced 공정 결과이며, 모든 TC-NCF 재료·제품에 적용되는 일반 한계가 아닙니다.

적용 판단

따라서 MR-MUF와 TC-NCF의 선택은 일괄 공정 대 층별 공정이라는 한 가지 축이 아니라, die thickness·stack height·thermal budget·검사 전략·고객 패키지 제약을 함께 놓고 결정해야 합니다. MR-MUF가 열 방출과 생산성에 유리한 방향으로 공개되어 있어도, EMC 충진과 일괄 공정의 결함 관리가 병목이면 이점이 줄어들 수 있습니다. 반대로 TC-NCF가 좁은 gap과 층별 제어에 유리해도, 반복 압착과 열 누적이 takt time과 수율의 병목이 될 수 있습니다.

공개 자료의 한계

• MR-MUF와 TC-NCF의 정확한 재료 열전도율, 압력 프로파일, 공정 수율, 단가, 불량률은 대부분 공개되지 않습니다.
• SK hynix와 Samsung의 열 방출·생산성 수치는 서로 다른 HBM 세대, die thickness, stack 높이와 시험 조건에 기반합니다.
• 제조사 발표의 생산성·열 개선 수치는 독립적인 동일 조건 benchmark가 아니므로 상대 순위의 근거로 사용할 수 없습니다.
• TC-NCF가 HBM2까지 표준이라는 설명은 SK hynix의 제품 개발 관점이며, 업계 모든 제품의 공정 이력을 의미하지 않습니다.
• 실제 패키지 성능은 underfill/NCF만이 아니라 TSV, bump, interposer, heat spreader, GPU hotspot과 시스템 냉각의 합성 결과입니다.

관련 기술

• HBM 내부 구조 - TSV, logic die, micro-bump와 pseudo channel
• DRAM 온도 관리 - HBM 적층 열 경로, 온도 센서와 냉각
• SPHBM 분석 - HBM4의 package substrate와 인터페이스 선택
• HBM 세대 비교 - 세대별 stack, interface와 대역폭 변화
• SK hynix, How MR-MUF's Heat Control Breakthrough Elevated HBM to New Heights, 2024-07-30
• SK hynix, Strengthening HBM Market Leadership: 12-Layer HBM3, 2023-05-19
• Samsung Semiconductor, Samsung Develops Industry-First 36GB HBM3E 12H DRAM, 2024-02-27
• SK hynix, HBM2E product information
• SK hynix, HBM3E volume production announcement

핵심 정리

MR-MUF는 적층 범프의 mass reflow와 액상 EMC 충진을 결합해 열 경로, 기계적 보호와 다층 생산성을 함께 최적화하는 접근입니다. TC-NCF는 층별 필름 열압착을 기반으로 하며, NCF 박막화와 범프 크기 분리를 통해 좁은 gap·패키지 높이·열 방출을 정밀하게 조절할 수 있습니다. 공개된 제조사 자료는 서로 다른 제품과 조건을 비교하므로 두 방식의 수율·비용·열 성능에 보편적인 우열을 부여할 수 없습니다. 실제 선택은 stack 높이, die 두께, thermal budget, 공정 takt time, 검사·신뢰성 요구를 포함한 package-level 최적화 문제입니다.