PMOS NMOS CMOS Analysis

PMOS / NMOS / CMOS 상세 분석

MOSFET · n-channel / p-channel · CMOS Inverter · Low Power · Memory Cells

PMOS와 NMOS는 모든 디지털 회로와 메모리 셀의 바탕이 되는 전계효과 트랜지스터(MOSFET)입니다.

이 문서는 MOSFET의 기본 동작, NMOS와 PMOS의 구조와 차이, 두 소자를 상보적으로 결합한 CMOS와 인버터 동작, 그리고 이들이 SRAM·DRAM·NAND 메모리 셀에서 어떻게 쓰이는지를 연결해서 설명합니다.

1. MOSFET 기본 구조

PMOS와 NMOS는 모두 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor, 금속-산화막-반도체 전계효과 트랜지스터)입니다. 단자는 게이트(G), 소스(S), 드레인(D), 바디(B) 네 개이며, 핵심 원리는 게이트에 건 전압이 만드는 전계(field effect)로 소스-드레인 사이에 전류가 흐르는 채널을 켜고 끄는 것입니다. 게이트는 얇은 산화막으로 채널과 절연되어 있어 게이트로는 DC 전류가 거의 흐르지 않습니다 — 즉 전압으로 제어하는 스위치입니다.

그림 1. NMOS와 PMOS의 단면 구조와 4단자, 동작 원리

2. NMOS (n-channel)

NMOS는 p형 기판 위에 n+ 소스/드레인을 만든 구조이고, 전류를 나르는 운반자는 전자(음전하)입니다. 게이트에 충분히 높은 양전압(V_GS > V_th, 문턱전압)을 걸면 전자가 게이트 아래로 모여 n채널이 형성되어 켜집니다. 즉 게이트가 HIGH일 때 ON, LOW일 때 OFF입니다. NMOS는 소스를 GND에 연결해 출력을 0(GND)으로 강하게 끌어내리는(pull-down) 데 능합니다.

3. PMOS (p-channel)

PMOS는 NMOS와 정반대입니다. n형 기판(n-well) 위에 p+ 소스/드레인을 만들고, 운반자는 정공(양전하)입니다. 게이트가 소스보다 충분히 낮을 때(V_SG > |V_th|, 또는 V_GS < V_th) p채널이 형성되어 켜집니다. 즉 게이트가 LOW일 때 ON, HIGH일 때 OFF로 NMOS와 반대입니다. PMOS는 소스를 VDD에 연결해 출력을 1(VDD)로 강하게 끌어올리는(pull-up) 데 능합니다. 정공은 이동도가 낮아 PMOS가 더 느리고 약하므로, 보통 NMOS보다 2~3배 넓게 만들어 균형을 맞춥니다.

4. NMOS vs PMOS 비교

핵심 — NMOS는 0을 잘 전달하고 PMOS는 1을 잘 전달합니다. 이 상보적 성질이 다음의 CMOS 구성으로 이어집니다.

5. CMOS와 인버터 동작

CMOS(Complementary MOS)는 NMOS와 PMOS를 상보적으로 짝지어 쓰는 방식입니다. 핵심 아이디어는 어떤 입력에서든 둘 중 정확히 하나만 켜지고 다른 하나는 꺼지도록 구성하는 것입니다. 가장 기본 예가 인버터(NOT 게이트)로, PMOS를 위(pull-up, 출력↔VDD), NMOS를 아래(pull-down, 출력↔GND)에 놓고 두 게이트를 같은 입력에 연결합니다.

그림 2. CMOS 인버터의 회로 구조와 두 가지 입력 상태

두 가지 상태

• 입력 = 0 (LOW): 게이트가 낮으니 PMOS가 켜지고 NMOS는 꺼짐 → 출력이 VDD로 끌어올려져 1(HIGH).

• 입력 = 1 (HIGH): NMOS가 켜지고 PMOS는 꺼짐 → 출력이 GND로 끌어내려져 0(LOW).

• 결과적으로 입력을 뒤집은 값이 출력 → 인버터(NOT)로 동작.

6. CMOS가 디지털 논리를 지배하는 이유

CMOS의 가장 큰 장점은 저전력입니다. 두 안정 상태 모두에서 PMOS·NMOS 중 하나는 반드시 꺼져 있어, VDD에서 GND로 곧장 흐르는 관통 전류가 없습니다. 따라서 정적 소비 전력이 (누설을 제외하면) 거의 0입니다. 실제 칩에서는 입력이 바뀌는 순간 잠깐 겹치는 단락 전류와 누설도 생기지만, 전력의 대부분은 출력 부하 커패시터를 충·방전할 때 소모됩니다(동적 전력).

• 저전력 — 정적 전력 ≈ 0, 동적 전력만 소모.

• 높은 잡음 여유 — 출력이 VDD/GND까지 완전히 흔들려(rail-to-rail) 잡음에 강함.

• 확장성 — 미세화에 유리하고 고집적이 가능.

• 일반화 — NAND/NOR 등 모든 논리 게이트도 PMOS 망(pull-up)을 위에, NMOS 망(pull-down)을 아래에 상보적으로 배치해 구성.

이 특성들 덕분에 오늘날 거의 모든 디지털 회로 — CPU, 메모리 주변 회로, 로직 — 가 CMOS로 만들어집니다.

7. 메모리 셀에서의 MOSFET

앞서 다룬 SRAM·DRAM·NAND 셀은 모두 이 MOSFET을 바탕으로 합니다. 각 메모리가 트랜지스터를 어떻게 쓰는지 보면 PMOS·NMOS·CMOS의 역할이 분명해집니다.

그림 3. SRAM·DRAM·NAND 셀에서 MOSFET이 쓰이는 방식

메모리별 구성

• 6T SRAM — CMOS 인버터 2개(PMOS 2 + NMOS 2 = 4T)를 교차결합해 데이터를 능동적으로 유지하고, NMOS 액세스 트랜지스터 2개를 더해 6T가 됩니다. 가장 빠르고 비파괴적이지만 트랜지스터가 많아 면적이 큽니다.

• 1T1C DRAM — NMOS 액세스 트랜지스터 1개로 커패시터 연결을 ON/OFF합니다. 트랜지스터를 최소화해 고밀도를 얻지만, 커패시터 누설 때문에 Refresh가 필요합니다.

• NAND Flash — 전하 저장형 트랜지스터(Floating Gate 또는 Charge Trap 게이트)에 전하를 가둬 비휘발성으로 저장하고, 셀을 직렬 연결(NAND String)해 극한의 집적도를 얻습니다.

메모리 셀 관점

NMOS는 0을, PMOS는 1을 잘 전달하며, 둘을 상보적으로 결합한 CMOS는 관통 전류 없이 저전력으로 동작합니다. 이 트랜지스터가 메모리에서는 SRAM의 인버터 래치, DRAM의 액세스 스위치, NAND의 전하 저장 소자로 각기 다른 방식으로 쓰여 속도·밀도·휘발성의 서로 다른 균형을 만들어 냅니다.

8. 장단점

CMOS의 가장 큰 장점은 정적 소비 전력이 거의 없고, 출력이 VDD와 GND 사이를 거의 완전히 오가기 때문에 잡음 여유가 크다는 점입니다. 또한 같은 기능을 구현할 때 단일형 로직보다 재현성이 좋고, 대규모 집적에 잘 맞습니다.

• 장점 — 낮은 정적 전력, 큰 잡음 여유, rail-to-rail 출력, 높은 집적도.
• 단점 — NMOS보다 PMOS 이동도가 낮아 면적 균형이 필요하고, 스위칭 때는 커패시터 충·방전으로 동적 전력이 듭니다.
• 한계 — 미세화가 진행되면 누설 전류, 단락 전류, 변동성까지 함께 고려해야 합니다.

9. 관련 기술

• circuit_0005_mosfet_operation_principles.html - 산화막, 반전 채널, 문턱전압, 스케일링 한계
• circuit_0010_digital_logic_gates.html - NAND/NOR의 CMOS 구현과 범용 게이트
• ../sram/sram_0000_6t_sram_analysis.html - 6T SRAM의 교차결합 인버터와 접근 트랜지스터
• ../dram/dram_0005_1t1c_dram_analysis.html - 1T1C DRAM의 액세스 스위치와 커패시터 저장
• ../nand/nand_0010_nand_flash_internals.html - 전하 저장형 트랜지스터와 NAND String 구조
• FinFET / GAA - 평면 CMOS 이후의 3차원 게이트 구조, 미세화 대응 기술

10. 참고 문헌

• Mohamed M. Atalla, Dawon Kahng, Bell Labs MOSFET 관련 초기 논문과 시연(1959-1960)
• Frank Wanlass, Chih-Tang Sah, CMOS 개념 발표(1963)
• S. M. Sze, Kwok K. Ng, Physics of Semiconductor Devices
• Neil H. E. Weste, David Harris, CMOS VLSI Design
• Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić, Digital Integrated Circuits

11. 핵심 정리

NMOS는 전자를 이용해 0을 강하게 전달하고, PMOS는 정공을 이용해 1을 강하게 전달합니다. CMOS는 이 둘을 상보적으로 묶어 정적 전력을 크게 줄인 구조이며, 현대 디지털 논리의 기본이 됩니다. 같은 MOSFET 계열은 SRAM, DRAM, NAND Flash에서도 각각 인버터 래치, 액세스 스위치, 전하 저장 소자로 쓰입니다. 미세화가 진행된 지금은 누설, 단락 전류, FinFET/GAA 같은 후속 구조까지 함께 봐야 전체 흐름이 보입니다.