🧠 DRAM 검증완료

GDDR Generation Comparison

GDDR SGRAM Generation Comparison — GDDR1 through GDDR7

개요

GDDR는 GPU와 AI 가속기에서 쓰는 고대역폭 그래픽 DRAM입니다. 같은 DRAM 셀을 쓰더라도 I/O signaling, prefetch, 채널 분할, 전원·신뢰성 기능을 계속 바꿔 세대마다 핀당 속도와 시스템 효율을 끌어올려 왔습니다. 시스템 메모리 DDR보다 보드와 패키지의 병렬 대역폭이 중요하고, HBM보다 구현 비용과 설계 유연성이 높은 것이 일반적인 포지션입니다.

GDDR7은 JEDEC 표준 GDDR 중 처음으로 PAM3 signaling을 채택한 세대이며, Samsung Semiconductor는 이전 세대 대비 핀당 I/O 속도 최대 25% 향상과 전력 효율 최대 30% 향상을 소개합니다. GDDR5X와 GDDR6X는 같은 세대 안의 vendor extension으로, 표준 세대와 함께 보면 변화 흐름이 더 잘 보입니다.

핵심 개념

그래픽 메모리의 역할

GDDR은 대용량 범용 메모리보다 GPU 코어에 빠르게 데이터를 공급하는 데 맞춰져 있습니다. 그래서 용량만 키우기보다 32-bit급 채널을 여러 개 병렬로 두고, 핀당 전송률을 높이며, 보드 라우팅과 패키지 전력을 함께 관리하는 방향으로 발전했습니다.

Prefetch와 채널 분할

prefetch는 내부 배열에서 한 번에 끌어올린 데이터를 I/O로 몇 배수만큼 내보낼지 정합니다. GDDR1의 2n에서 GDDR7의 32n까지 커지면서 외부 대역폭을 높였고, GDDR6는 2개의 16-bit 채널, GDDR7은 4개의 8-bit 채널로 나눠 병렬성을 더 세분화했습니다.

신호 방식

초기 GDDR은 NRZ와 POD 중심이었고, GDDR5X는 QDR mode를, GDDR6X는 PAM4를 vendor extension으로 사용했습니다. GDDR7은 JEDEC 표준으로 PAM3를 도입해 심볼 효율을 높이면서도 NRZ보다 더 높은 전송률을 노립니다.

전력과 신뢰성

세대가 바뀔수록 전압은 2.5 V에서 1.2 V까지 내려갔고, ODT, ZQ calibration, DBI, ODECC, CA parity 같은 기능이 추가됐습니다. 고속 GDDR은 신호 무결성과 발열 관리가 성능만큼 중요하므로, 전원 안정성과 보드 설계가 실제 체감 성능을 좌우합니다.

비교/분석

아래 표는 JEDEC JESD212(GDDR5), JESD232(GDDR5X), JESD250D(GDDR6), JESD239(GDDR7)과 제조사 공개 자료를 함께 대조해 정리한 것입니다. NEW는 해당 세대에서 처음 도입된 항목을 뜻하고, -는 해당 없음입니다. POD는 pull-up termination을 쓰는 Pseudo Open Drain I/O를 뜻합니다.

핵심 흐름은 세 가지입니다. 첫째, GDDR5 이후에는 내부 array 자체보다 I/O signaling과 prefetch buffer 확장을 통해 외부 대역폭을 끌어올리는 방향이 강해졌습니다. 둘째, GDDR6부터는 32-bit 칩을 내부적으로 더 잘게 나눈 sub-channel 구조가 본격화되어 GPU 메모리 컨트롤러가 병렬 요청을 더 세밀하게 분산할 수 있게 됐습니다. 셋째, GDDR5X와 GDDR6X는 표준 세대의 확장형이고, GDDR7은 JEDEC 표준 DRAM 기준으로 처음 PAM 계열 signaling을 채택한 세대라는 점이 구분점입니다.

칩당 최대 대역폭은 (32 bits / 8) x pin당 data rate로 계산할 수 있습니다. 예를 들어 GDDR7이 48 Gbps/pin까지 동작하면 32-bit 칩 하나에서 이론상 192 GB/s가 됩니다. 실제 GPU는 이런 칩을 여러 개 병렬 배치해 256-bit, 384-bit, 512-bit 같은 넓은 메모리 버스를 구성합니다.

Parameter	GDDR1 ~2000	GDDR2 ~2003	GDDR3 ~2004	GDDR4 ~2007	GDDR5 / GDDR5X (2016)	GDDR6 / GDDR6X (2020)	GDDR7 Mar 2024
JEDEC Standard	(DDR-based, not sep. std.)	(DDR2-based, not sep. std.)	JEDEC GDDR3 (~2004)	JEDEC GDDR4 (~2006)	JESD212 (GDDR5) JESD232 (GDDR5X)	JESD250 (GDDR6)	JESD239 (Mar 2024)
ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL
VDD / VDDQ	2.5 V	1.8 V	1.5 V	1.5 V	1.5 V (GDDR5) 1.35 V (GDDR5X)	1.35 V (GDDR6) 1.35 V (GDDR6X)	NEW 1.2 V (1.1 V option TBD)
I/O signaling	NRZ	NRZ	POD‡ (NRZ)	POD (NRZ)	POD / NRZ (GDDR5) NRZ / QDR (GDDR5X)	NRZ / QDR (GDDR6) PAM4 (GDDR6X)	NEW PAM3 (3-level, 1.5b/UI)
DDR base design	DDR1	DDR2	DDR2	DDR3	DDR3	New (GDDR6)	NEW New (GDDR7)
INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE	INTERFACE & PREFETCH ARCHITECTURE
Prefetch	2n	4n	4n	8n	8n (GDDR5) 8n / 16n (GDDR5X QDR)	16n (QDR / DDR mode)	NEW 32n (4ch × 8-bit, PAM3)
Bus width / chip	32-bit	32-bit	32-bit	32-bit	32-bit	32-bit (2 × 16-bit ch)	NEW 32-bit (4 × 8-bit ch)
Channels per chip	1	1	1	1	1	NEW 2	NEW 4
Separate WCK clock	—	—	—	—	NEW ✓ (GDDR5) (WCK = 2× CK)	✓	✓
SPEED & BANDWIDTH	SPEED & BANDWIDTH	SPEED & BANDWIDTH	SPEED & BANDWIDTH	SPEED & BANDWIDTH	SPEED & BANDWIDTH	SPEED & BANDWIDTH	SPEED & BANDWIDTH
Data rate / pin	0.5 – 0.7 Gbps	0.7 – 1.0 Gbps	0.7 – 2.0 Gbps	2.0 – 3.6 Gbps	4.0 – 8.0 Gbps 5X: 10 – 14 Gbps	12 – 24 Gbps 6X: 19 – 23 Gbps (PAM4)	NEW 28 – 48 Gbps (initial 32 Gbps)
Peak BW / chip (32-bit bus)	~2.8 GB/s	~4.0 GB/s	~8.0 GB/s	~14.4 GB/s	~32 GB/s (GDDR5) 5X: ~56 GB/s	~64 GB/s (GDDR6) 6X: ~84 GB/s	NEW ~128 GB/s (up to 192 GB/s @ 48G)
ARRAY ORGANIZATION	ARRAY ORGANIZATION	ARRAY ORGANIZATION	ARRAY ORGANIZATION	ARRAY ORGANIZATION	ARRAY ORGANIZATION	ARRAY ORGANIZATION	ARRAY ORGANIZATION
Banks per chip	4	4	4	8	8 (GDDR5) 16 (GDDR5X)	16 (8 per channel)	16 (4 per channel)
Die density	64Mb – 256Mb	128Mb – 512Mb	256Mb – 1Gb	256Mb – 1Gb	512Mb – 8Gb	8Gb – 32Gb	NEW 16Gb – 32Gb
KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION
DBI (Data Bus Inversion)	—	—	—	NEW ✓	✓	✓	✓
On-die termination (ODT)	—	—	—	—	NEW ✓	✓	✓
ZQ calibration	—	—	—	—	NEW ✓	✓	✓
Multi-preamble	—	—	—	NEW ✓	✓	✓	✓
QDR (Quad Data Rate) mode	—	—	—	—	NEW ✓ (GDDR5X only)	✓	✓
PAM signaling	—	—	—	—	—	NEW PAM4 (GDDR6X only)	NEW PAM3 (all GDDR7)
On-die ECC (ODECC)	—	—	—	—	—	—	NEW ✓ (mandatory) + ECS + data poison
CA parity (CAPARBLK)	—	—	—	—	—	—	NEW ✓
Notable products	Radeon 8500 GeForce3	GeForce FX 5800	PS3, Xbox 360 GeForce 7/8xx	HD 2900 XT (niche)	GTX 1080, Vega 64 RX 480, GTX 1070	RTX 3060/4070, RX 6700/7900 (GDDR6) RTX 3090/4090 (6X)	RTX 5080/5090 RX 9070 XT

동작 원리

GPU나 컨트롤러는 ACT로 row를 열고 READ/WRITE를 발행한 뒤, prefetch buffer에 모인 데이터를 고속 I/O lane으로 내보냅니다. GDDR은 내부 array를 무리하게 가속하기보다 외부 인터페이스를 키우는 방식으로 대역폭을 올리므로, 세대가 올라갈수록 prefetch와 채널 분할이 함께 커집니다.

GDDR7은 PAM3 signaling과 분할 채널을 통해 같은 패키지 안에서 더 많은 비트를 실어 나르며, WCK 같은 별도 클록과 각종 calibration으로 타이밍 오차를 줄입니다. 결국 실제 성능은 메모리 칩 단독 수치보다 GPU 보드의 라우팅, 전원 품질, 발열 관리에 크게 좌우됩니다.

GDDR2와 GDDR4는 각각 과도기 성격이 강한 세대로 볼 수 있습니다. GDDR2는 전력과 발열 문제로 확산 폭이 제한적이었고, GDDR4는 prefetch 확대와 속도 향상은 있었지만 곧바로 GDDR5가 더 높은 실효 대역폭과 풍부한 신뢰성 기능을 제공하면서 주류 자리를 넘겨주었습니다. 그래서 실제 제품 생태계 관점에서는 GDDR1, GDDR3, GDDR5, GDDR6, GDDR7이 세대 전환점으로 더 자주 언급됩니다.

장단점

장점: 핀당 전송률이 높아 GPU/AI 가속기에서 큰 대역폭을 만들기 쉽습니다.
장점: HBM보다 패키지와 보드 구성이 단순한 편이라 적용 범위가 넓습니다.
장점: GDDR7은 PAM3와 저전압 설계로 같은 급에서 전력 효율과 열 특성을 개선했습니다.
단점: 신호 무결성, 임피던스, 타이밍 튜닝 부담이 DDR보다 훨씬 큽니다.
단점: HBM보다 비트당 대역폭 밀도는 낮아 최고급 가속기에서는 여전히 불리할 수 있습니다.
단점: 고속 세대로 갈수록 라우팅과 전원 설계 실패가 곧 성능 저하로 이어집니다.

핵심 정리

GDDR 세대 비교의 핵심은 내부 셀을 바꾸는 것보다 외부 인터페이스를 얼마나 효율적으로 확장하느냐에 있습니다. GDDR5는 POD와 DBI로, GDDR6는 채널 분할과 더 높은 전송률로, GDDR7은 PAM3와 더 낮은 전압으로 성능과 효율의 균형을 맞췄습니다. GDDR5X와 GDDR6X는 표준 세대의 확장형으로 이해하면 비교가 쉬워집니다. 이 문서는 GDDR1부터 GDDR7까지의 구조적 차이를 한 표와 함께 빠르게 대조할 수 있도록 정리한 기준점입니다.

Ryotta's Basic