🧠 DRAM 검증완료

DDR Generation Comparison

DDR SDRAM Generation Comparison

DDR 세대는 같은 DRAM 셀을 쓰더라도 I/O 인터페이스, prefetch, bank 구조, 전력 관리 방식을 바꿔가며 대역폭과 효율을 끌어올려 왔습니다. DDR1에서 DDR5로 갈수록 내부 코어는 비교적 느리게 유지하고, 외부 버스는 더 넓고 빠르게 만드는 방향으로 진화했습니다.

이 문서는 각 세대의 전압, 전송률, prefetch, bank 구성, RAS 기능을 한 번에 비교할 수 있도록 정리했습니다. DDR4의 bank group과 DDR5의 dual 32-bit subchannel은 같은 세대의 핵심 분기점입니다.

핵심 개념

MT/s와 MHz

DDR은 클록의 상승 에지와 하강 에지에서 모두 데이터를 전송합니다. 그래서 실제 전송률은 클록 주파수(MHz)보다 2배의 의미를 갖는 MT/s로 표기하는 것이 일반적입니다.

Prefetch와 burst

prefetch는 내부 코어에서 한 번에 끌어올린 데이터를 I/O로 몇 배수만큼 내보낼지 결정합니다. DDR1의 2n에서 DDR5의 16n으로 커지면서 내부 코어 속도를 무리하게 올리지 않고도 외부 대역폭을 높일 수 있게 되었습니다.

Bank, bank group, subchannel

초기 DDR은 bank 수를 늘리는 방식이 중심이었고, DDR4는 bank group을 도입해 같은 group 안의 충돌을 줄였습니다. DDR5는 DIMM을 2개의 32-bit subchannel로 나눠 병렬성을 더 세밀하게 제어합니다.

전압과 신호 무결성

세대가 바뀔수록 VDD/VDDQ는 낮아졌고, ODT, ZQ calibration, DBI, CRC 같은 기능이 추가됐습니다. 속도가 올라갈수록 배선 손실과 노이즈가 커지므로, 신호 무결성 보강이 성능만큼 중요해집니다.

RAS 기능

DDR4와 DDR5는 단순한 속도 향상만이 아니라 신뢰성 강화도 함께 다룹니다. DDR5의 on-die ECC, write CRC, CA parity는 대용량 DIMM과 고속 동작에서 오류를 줄이기 위한 장치입니다.

비교/분석

Sources: JEDEC JESD79C / JESD79-2E / JESD79-3E / JESD79-4B / JESD79-5, Micron DDR4 SDRAM, Micron DDR5 SDRAM.

— = not defined in that generation's specification. NEW = first introduced in that generation.

Parameter	DDR	DDR2	DDR3	DDR4	DDR5
JEDEC Standard	JESD79C	JESD79-2E	JESD79-3E	JESD79-4B	JESD79-5
ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL	ELECTRICAL
VDD / VDDQ	2.5 V	1.8 V	1.5 V	1.2 V	1.1 V
I/O standard	SSTL_2	SSTL_18	SSTL_15	POD12	POD11
SPEED & DATA RATE	SPEED & DATA RATE	SPEED & DATA RATE	SPEED & DATA RATE	SPEED & DATA RATE	SPEED & DATA RATE
Speed grades	DDR-200 / 266 / 333 / 400	DDR2-400 / 533 / 667 / 800	DDR3-800 to DDR3-2133	DDR4-1600 to DDR4-3200	DDR5-3200 to DDR5-8400
Data rate (MT/s)	200 – 400	400 – 800	800 – 2133	1600 – 3200	3200 – 8400+
Clock freq. (MHz)	100 – 200	200 – 400	400 – 1067	800 – 1600	1600 – 4200
ARCHITECTURE	ARCHITECTURE	ARCHITECTURE	ARCHITECTURE	ARCHITECTURE	ARCHITECTURE
Prefetch	2n	4n	8n	8n (+ bank groups)	NEW 16n
Internal banks	4	4 / 8 (density dep.)	8	16 4BG × 4 banks (x4/x8)	16 / 32 8BG × 2/4 banks
Bank groups	—	—	—	NEW 4 (x4/x8) / 2 (x16)	NEW 8 (x4/x8) / 4 (x16)
Burst length	2, 4, 8	4, 8	BC4, BL8	BC4, BL8	BC8, BL16, BL32
CAS latency (CL)	2, 2.5, 3	3, 4, 5, 6	5 – 11	9 – 24	22 – 62+ (grade dep.)
I/O width	x4, x8, x16	x4, x8, x16	x4, x8, x16	x4, x8, x16	x4, x8, x16
Density range	64Mb – 1Gb	256Mb – 4Gb	512Mb – 8Gb	2Gb – 16Gb	8Gb – 64Gb+
KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION	KEY FEATURES INTRODUCED PER GENERATION
On-die termination (ODT)	—	NEW	Dynamic ODT	Enhanced	Enhanced
ZQ calibration	—	—	NEW	✓	✓
Write CRC	—	—	—	NEW	✓
Data bus inversion (DBI)	—	—	—	NEW	✓
CA parity	—	—	—	NEW	✓
On-die ECC	—	—	—	—	NEW
Sub-channel (×2, 32-bit)	—	—	—	—	NEW
Same-bank refresh (RFMsb)	—	—	—	—	NEW
PMIC on-DIMM	—	—	—	—	NEW

세대별 해석

세대	구조 변화	의미
DDR1	2n prefetch, 4 banks	DDR 방식의 기본 틀을 만들었지만 전압이 높고 병렬성은 제한적입니다.
DDR2	4n prefetch, ODT	대역폭을 높이면서 신호 반사를 줄이는 방향으로 개선했습니다.
DDR3	8n prefetch, bank 수 확대	더 높은 MT/s와 더 큰 밀도를 위한 중간 단계입니다.
DDR4	bank group, 향상된 RAS	같은 클록에서도 충돌을 줄여 체감 대역폭을 끌어올렸습니다.
DDR5	dual 32-bit subchannel, PMIC	대역폭과 전력 효율, 오류 내성을 함께 강화한 세대입니다.

동작 원리

컨트롤러는 ACT로 row를 열고 READ/WRITE를 발행한 뒤, prefetch된 데이터를 I/O 버스로 순차 출력합니다. 내부 배열은 비교적 낮은 속도로 동작하고, 외부 인터페이스가 이를 여러 배수로 확장해 전체 전송률을 높입니다.

DDR4의 bank group은 같은 그룹 내 bank 전환 시 지연을 고려하게 만들어 충돌을 줄입니다. DDR5의 subchannel 분할은 한 DIMM 안에서도 독립적인 명령 처리와 데이터 전송을 가능하게 해서, 작은 요청이 섞인 워크로드에서 효율을 높입니다.

전압 저하만으로는 고속 동작을 안정적으로 유지할 수 없기 때문에, ODT와 ZQ calibration으로 라인 임피던스를 맞추고, DBI와 CRC로 노이즈와 비트 오류를 줄입니다. DDR5에서는 PMIC가 모듈 전원 품질을 관리해 고속 전송에 필요한 전압 안정성을 돕습니다.

장단점

장점: 세대가 올라갈수록 MT/s, 용량, 신호 안정성, RAS 기능이 함께 개선됩니다.
장점: DDR5는 더 낮은 전압과 더 세밀한 subchannel 구조로 고대역폭 환경에 유리합니다.
단점: 세대가 올라갈수록 보드 설계, 타이밍 튜닝, 전원 설계가 복잡해집니다.
단점: 서로 다른 DDR 세대는 물리적/전기적으로 호환되지 않으므로 플랫폼 교체가 필요합니다.

핵심 정리

DDR 세대 비교의 핵심은 내부 코어 속도보다 외부 버스 병렬성과 신호 무결성을 어떻게 키우는가에 있습니다. DDR4는 bank group으로, DDR5는 dual subchannel과 PMIC로 같은 문제를 더 정교하게 풀었습니다. 전송률 상승은 단순 수치 경쟁이 아니라 전력, 오류율, 보드 복잡도의 균형 조정입니다. 이 문서는 각 세대의 구조적 차이를 한 표에서 바로 대조할 수 있도록 정리한 기준점입니다.

Ryotta's Basic