title: Digital Logic Gates
date: 2025-06-21
category: circuit
tags: [logic-gates, CMOS, digital-circuit, boolean-algebra, semiconductor]
Digital Logic Gates
개요
디지털 로직 게이트는 불리언 대수(Boolean Algebra) 연산을 수행하는 기본적인 디지털 회로 소자이다. 하나 이상의 이진 입력을 받아 단일 이진 출력을 생성하며, 현대 컴퓨터의 모든 연산과 제어의 기반이 된다. CPU, 메모리, FPGA 등 거의 모든 디지털 시스템은 수백만~수십억 개의 로직 게이트로 구성된다. 본 문서는 7가지 기본 로직 게이트의 동작 원리, 진리표, CMOS 구현, 그리고 범용 게이트(Universal Gate) 개념을 분석한다.
실제 회로에서는 fan-out, 전파 지연, 잡음 마진, 전력-속도 트레이드오프가 함께 고려된다. NAND와 NOR는 De Morgan의 법칙을 통해 다른 논리식으로 쉽게 변환할 수 있어, 표준 셀 라이브러리와 집적 회로 설계에서 특히 중요하다.
핵심 개념
7가지 기본 로직 게이트
모든 디지털 회로는 다음 7가지 기본 게이트로 구성할 수 있다:
그림 1. 7가지 기본 로직 게이트의 기호와 진리표
| 게이트 | 기호 | 수식 | 동작 |
|---|---|---|---|
| Buffer | ▷ | Q = A | 입력을 그대로 출력 |
| NOT | ▷○ | Q = A̅ | 입력 반전 (Inverter) |
| AND | ▷ | Q = A·B | |
| OR | ▷ curved | Q = A+B | 하나라도 1이면 1 |
| NAND | ▷ | ○ | Q = (A·B)̅ |
| NOR | ▷ curved○ | Q = (A+B)̅ | OR의 반전 |
| XOR | ▷ curved+line | Q = A⊕B | 입력이 다를 때 1 |
진리표 (Truth Table)
2입력 로직 게이트의 완전 진리표:
| A | B | AND | OR | NAND | NOR | XOR | XNOR |
|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
범용 게이트 (Universal Gate)
그림 2. NAND만으로 모든 게이트 구현
NAND와 NOR는 "범용 게이트(Universal Gate)"이다. 이는 NAND 또는 NOR 게이트만으로 모든 불리언 함수를 구현할 수 있다는 의미이다.
- NOT from NAND: NAND(A, A) = A̅
- AND from NAND: NAND(NAND(A,B), NAND(A,B)) = A·B
- OR from NAND: NAND(NAND(A,A), NAND(B,B)) = A+B
이 특성은 제조 비용 절감에 중요하며, 단일 게이트 타입으로 모든 회로를 구현할 수 있다.
De Morgan의 법칙 때문에 입력과 출력의 반전을 적절히 바꾸면 NAND와 NOR는 서로 대응되며, 복잡한 논리식을 더 단순한 게이트 조합으로 바꾸는 데 유리하다.
비교/분석
로직 게이트 비교
| 게이트 | 동작 | 응용 예 | 특징 |
|---|---|---|---|
| AND | 둘 다 1일 때 1 | 디코더, 주소 선택 | 모든 입력이 같아야 출력 |
| OR | 하나라도 1이면 1 | 인터럽트 합산, 조건 결합 | 하나만 만족하면 출력 |
| NAND | AND 반전 | 메모리 셀, 범용 구현 | 가장 많이 사용되는 게이트 |
| NOR | OR 반전 | SRAM 셀, 범용 구현 | 정적 메모리에 적합 |
| XOR | 입력 다를 때 1 | 덧셈기, 패리티 검사 | 반가산기의 합산 |
| XNOR | 입력 같을 때 1 | 동등 비교기, 패리티 생성 | 두 값의 일치 여부 확인 |
로직 패밀리 비교
| 패밀리 | 기술 | 동작 전력 | 속도 | 집적도 | 비고 |
|---|---|---|---|---|---|
| TTL | BJT | 높음 | 중간 | 낮음 | 7400 시리즈 |
| CMOS | MOSFET | 낮음 | 중간~높음 | 높음 | 현대 주류 |
| NMOS | NMOS only | 중간 | 빠름 | 중간 | 메모리에 사용 |
| ECL | BJT | 매우 높음 | 매우 빠름 | 낮음 | 고속 응용 |
| LVCMOS | CMOS | 매우 낮음 | 중간 | 높음 | 모바일/저전력 |
동작 원리
CMOS 구현 원리
그림 3. CMOS 로직의 PMOS/NMOS 구현
CMOS(Complementary MOS) 는 PMOS와 NMOS를 상보적으로 결합하여 정적 전력을 거의 소비하지 않는 로직 게이트를 구현한다.
CMOS NOT (Inverter)
- PMOS: 입력이 0일 때 VDD를 출력으로 연결 (Pull-up)
- NMOS: 입력이 1일 때 GND를 출력으로 연결 (Pull-down)
- 입력이 바뀔 때만 전류가 흐름 → 정적 전력 거의 0
CMOS NAND
- PMOS 병렬: 하나라도 0이면 VDD 연결
- NMOS 직렬: 둘 다 1일 때만 GND 연결
- NMOS 직렬은 저항이 증가하나, PMOS 병렬로 보상
CMOS NOR
- PMOS 직렬: 둘 다 0일 때만 VDD 연결
- NMOS 병렬: 하나라도 1이면 GND 연결
- PMOS 직렬은 느리나, NMOS 병렬로 보상
전력 소비
CMOS 회로의 전력 소비:
$$P_{total} = P_{static} + P_{dynamic}$$
- 정적 전력 (Static): 누설 전류로 인한 전력 (이상적으로 0)
- 동적 전력 (Dynamic): 커패시터 충방전으로 인한 전력
$$P_{dynamic} = \alpha \cdot C_L \cdot V_{DD}^2 \cdot f$$
- $\alpha$: 활성 비율 (switching activity)
- $C_L$: 부하 커패시턴스
- $V_{DD}$: 공급 전압
- $f$: 클럭 주파수
전파 지연 (Propagation Delay)
게이트의 입력 변화에서 출력 변화까지의 시간:
$$t_{p} = \frac{t_{PLH} + t_{PHL}}{2}$$
- $t_{PLH}$: Low→High 전환 시간
- $t_{PHL}$: High→Low 전환 시간
전파 지연은 게이트의 동작 속도를 결정하며, 현대 프로세서에서는 수 피코초(ps) 수준이다.
장단점
| 장점 | 단점 |
|---|---|
| 정적 전력 거의 0 (CMOS) | 동적 전력이 주파수에 비례 |
| 높은 잡음 마진 (rail-to-rail) | 커패시터 충방전 오버헤드 |
| 높은 입력 임피던스 | 전파 지연으로 속도 제한 |
| 높은 집적도 가능 | 미세화 시 누설 전류 증가 |
| 비용 효과적 (대량 생산) | 클록 스케일링 한계 |
| 범용 게이트로 유연한 설계 | 복잡한 회로에서 면적 증가 |
관련 기술
- Boolean Algebra (불리언 대수): 조지 불(George Boole)이 1854년에 제안한 수학적 시스템. 로직 게이트의 이론적 기반
- MOSFET: 로직 게이트의 물리적 구현에 사용되는 트랜지스터.
circuit_0005_mosfet_operation_principles.html참조 - De Morgan의 법칙: NAND/NOR 등가 변환과 부정 분배 규칙의 근거
- FPGA(Field-Programmable Gate Array): 사용자 설정 가능한 로직 게이트 어레이
- ASIC(Application-Specific IC): 특정 응용을 위한 맞춤형 로직 회로
- HDL(Hardware Description Language): Verilog, VHDL 등 로직 회로를 기술하는 언어
- Sequential Logic: 메모리 요소(Flip-flop, Latch)를 포함한 시간 기반 회로
핵심 정리
디지털 로직 게이트는 불리언 대수를 물리적으로 구현하는 기본 소자로, 7가지 기본 게이트(NOT, AND, OR, NAND, NOR, XOR, XNOR)로 모든 디지털 함수를 구성할 수 있다. NAND와 NOR는 범용 게이트로 단일 게이트 타입만으로 모든 불리언 함수를 구현할 수 있어 제조 비용을 절감한다. CMOS 기술은 PMOS와 NMOS를 상보적으로 결합하여 정적 전력 거의 소비하지 않으면서 높은 잡음 마진을 달성하며, 현대 디지털 회로의 주류가 되었다. 로직 게이트의 전파 지연과 동적 전력 소비는 프로세서의 최대 속도와 전력 효율을 결정하는 핵심 요소이다.